장바구니 담기 close

장바구니에 상품을 담았습니다.

디지털 논리회로

디지털 논리회로

  • 김준태
  • |
  • 생능출판
  • |
  • 2024-11-21 출간
  • |
  • 564페이지
  • |
  • 190 X 240mm
  • |
  • ISBN 9791192932859
판매가

31,000원

즉시할인가

30,690

배송비

2,500원

(제주/도서산간 배송 추가비용:3,000원)

수량
+ -
총주문금액
30,690

※ 스프링제본 상품은 반품/교환/환불이 불가능하므로 신중하게 선택하여 주시기 바랍니다.

출판사서평

이 책의 구성
이 책은 총 10장의 본문과 부록으로 구성되어 있으며 각 장을 요약하면 다음과 같다.
1장 디지털 시스템에 대한 소개 및 아날로그 신호와 시스템 그리고 디지털 신호와 시스템의 차이점을 설명하고 디지털 시스템이 아날로그 시스템에 견주어 어떤 점이 좋은지를 설명하였다. 또한, 디지털 정보의 표현 방법과 디지털 논리 연산의 개념을 개략적으로 소개하고 집적회로의 다양한 분류 방식에 대해 간단히 정리하여 소개하였다.
2장 수의 체계에 대하여 필요한 모든 내용을 다루고자 하였다. 우선은 10진수에 익숙한 독자들에게 컴퓨터 혹은 디지털 시스템 내부에서 어떻게 2진수의 연산을 통해 덧셈, 뺄셈, 곱셈, 나눗셈 등의 산술 연산을 수행하는지 다양한 예를 들면서 설명하였다. 그리고 음수를 표현하기 위한 보수 체계도 단순하게 보수를 이용한 음수의 표현 및 산술 연산 과정을 기능적인 방법론으로 소개하기보다는 보수란 무엇인지, 그리고 보수를 이용하면 어떻게 뺄셈 연산이 수행되는지를 자세히 다루었다. 그리고 실수를 표현하기 위한 두 가지 방법인 고정 소수점과 부동 소수점에 대한 설명을 아울러 추가하였으며 실제 컴퓨터에서 어떻게 실수를 저장하는지 간단한 C 프로그램을 통해 확인할 수 있도록 하였다.
3장 정보를 2진수로 변환하는 여러 가지 방법인 디지털 코드에 대하여 다룬다. 정보라 함은 숫자, 문자, 데이터 등을 포함할 수 있는데 이 정보를 컴퓨터나 논리회로에서 사용하는 2진수로 변환함에 있어서 여러 가지 상황과 목적에 따라 다양한 디지털 코드 방식을 채택할 수 있다. 이 변환하는 방식의 코드들은 지금은 사용되지 않는 방식도 있고 최근에 새롭게 소개되는 방식들도 있으며 국제 표준으로 지정된 코드도 있는 만큼 다양한 코드들을 이해해 놓는 것은 하드웨어 및 소프트웨어 개발 업무를 수행하면서 꼭 필요하다고 생각한다.
4장 논리회로의 최소 단위인 논리 연산과 그를 실제적인 전자회로로 수행하는 논리게이트에 대하여 다룬다. 논리게이트는 단순히 기호만을 이해하고 주어진 입력에 대한 논리 연산을 수행하는 소자 정도만 가볍게 알 수도 있다. 그러나 논리게이트를 이용한 디지털 시스템을 분석하고 설계하기 위해서는 논리게이트의 내부 회로 및 전기적 특성을 추가로 이해해 두는 것이 필요하다. 이런 생각으로 본문에서는 비전공자도 이해할 수 있도록 다이오드 및 트랜지스터의 기본 동작을 논리게이트와 견주어 설명하였으며 조금 더 구체적인 내용은 부록 B에 추가하였다.
5장 복잡한 논리회로도가 주어졌을 때 그 회로도를 보고 어떻게 동작을 할지 혹은 회로를 조금 더 간단히 할 수 있을지 고민하는 것은 매우 어려운 일이다. 그러나 회로를 수학적인 표현으로 나타내면 대수적으로 간단히 하거나 동작을 분석하는 것이 한결 쉬운 일이 된다. 이 물리적 회로와 수학적 함수를 연계해주는 것이 바로 부울 대수체계이다. 이 장에서는 바로 이 부울 대수체계를 여러 가지 성질과 함께 소개하고 이를 이용해 물리적 논리회로를 수학적인 논리 함수로 변환할 수 있음을 설명한다. 아울러 변환을 통해 얻은 논리 함수(부울 함수)는 부울 대수의 여러 가지 성질을 이용하여 같은 입·출력을 내면서 간소화될 수 있음을 알아본다.
6장 부울 대수체계를 이용하여 손으로 정리해 가면서 간소화하는 방법은 회로가 복잡해지면 실수할 수도 있고 한계가 있다. 6장에서는 카노맵을 활용한 체계적인 부울 함수의 간소화 방법을 설명한다. 이 간소화 방법은 이후 모든 디지털 회로 설계과정에서 사용되는 만큼, 다양한 입력 변수들에 대한 카노맵 작성 방법, 간소화 방법, 곱의 합 혹은 합의 곱 형태로 표현하는 법 등에 익숙해지도록 한다.
7장 조합회로에 대한 분석과 설계과정을 다룬다. 조합회로의 의미와 종류 그리고 분석 및 설계 과정에 대해서 종합적으로 살펴보고 산술 연산 회로/데이터 변환 회로/데이터 전송 관련 회로로 구분되는 다양한 조합회로의 기능과 특성을 그림과 예제를 곁들여 설명하였다.
8장 순차회로의 의미와 2진 데이터를 저장하기 위한 기초 소자로서의 래치와 플립플롭의 설명에 많은 지면을 할애하였다. 단순하게 한 비트를 기억/저장하는 소자로 치부해 버릴 수도 있지만, 논리회로를 분석하고 활용하는 공학도라면 이진 정보의 저장 원리를 충분히 이해하고 있어야 이후에 나오는 다양하고 복잡한 순차회로를 무리 없이 분석하고 설계할 수 있다.
9장 순차회로의 대표적인 활용 분야인 카운터와 레지스터에 대하여 다루고 있다. 카운터는 단순하게 수를 세는 것을 넘어서 다양한 센서로부터 들어오는 이벤트를 입력받아 그 이벤트의 횟수를 세어 센서가 설치된 환경을 직·간접적으로 모니터할 수 있다. 또한, 정확한 주기를 가지는 클록을 입력받아서 그 계수된 값으로 특정 구간의 시간을 측정할 수도 있다. 9장에서는 이처럼 활용도가 높은 카운터/타이머를 8장에서 배운 플립플롭을 이용하여 설계하는 방법을 소개한다. 아울러 플립플롭을 여러 개 이어 붙여 여러 비트(8-비트, 16-비트, 32-비트 등)의 정보를 한꺼번에 저장할 수 있는 레지스터에 대하여 학습한다. 이 레지스터들의 동작을 잘 이해하는 것은 후에 컴퓨터의 구조를 학습하거나 프로세서 내부의 데이터 버스에서 레지스터값이 버스를 통하여 연산기를 거쳐 연산을 수행한 후 다시 레지스터로 저장되는 명령어 사이클을 이해하는 데 큰 도움을 줄 것으로 믿는다.
10장 데이터를 저장하는 공간인 메모리와 프로그램 가능한 논리 장치에 대하여 다룬다. 디지털 시스템에서 꼭 필요한 요소 블록이 바로 이 메모리이다. 따라서 메모리에 관한 종류와 활용법을 익힐 수 있도록 메모리의 특징과 비트의 저장원리, 그리고 행렬 구조로 이루어진 메모리의 데이터 읽기, 쓰기 동작 방식 등을 알기 쉽게 설명하였다. 또한, 소규모 논리회로를 간편하게 설계할 때 사용되는 프로그램 저장장치들을 그 저장 방식에 따라 설명하고 프로그래밍이 어떤 원리로 이루어지는지 이해할 수 있도록 소개하였다.
부록 A Logisim-evolution이라고 하는 소프트웨어를 사용하여 논리게이트 및 다양한 조합회로/순차회로의 동작을 확인하는 실습을 부록에 포함하였다. 이 소프트웨어는 JAVA 기반 무료 교육용 논리회로 시뮬레이터로써 소프트웨어의 크기도 크지 않고 GUI 인터페이스로 직관적으로 이해가 쉽도록 잘 구성되어 있어서 누구나 쉽게 논리회로를 구현하고 동작을 확인해 볼 수 있다. 따라서 브레드보드에 표준 IC들을 꼽고 선을 연결하고 전원을 인가하고 LED 혹은 7 세그먼트를 연결하여 결과를 확인하던 고전적인 방법에 비해 시간적/공간적으로 매우 효율적이다. 또한, 7 세그먼트, LED, 클록 입력신호, 16진수 표시 장치 등이 부가적으로 제공되기 때문에 회로의 동작을 시각적으로 바로 확인할 수 있어서 논리회로를 배우는 학생들의 흥미를 유발할 수 있다. 실습의 모든 내용은 본문에서 다루는 다양한 조합회로 및 순차회로를 직접 구현, 검증할 수 있도록 연계하여 꾸며졌다. 따라서 각 장의 본문 내용 이해와 연계 실습을 진행하면서 더욱더 깊은 회로의 분석 및 설계 능력이 배양될 것으로 믿는다.
부록 B 논리게이트의 내부 회로를 이해하기 위한 다이오드 및 트랜지스터 전자소자의 특성을 조금 더 자세하게 설명하였다. 즉 도체 및 부도체와 다른 반도체의 특성과 서로 다른 불순물이 첨가된 반도체의 접합으로부터 어떤 현상이 일어나는지를 포함하여 3 단자로 구성된 트랜지스터 소자가 한 단자의 제어로 나머지 두 단자가 도체와 같은 성질을 보이는지 이해하기 쉽도록 설명하고자 하였다. 비전공자가 반드시 알아야 하는 내용은 아니지만 상식적으로 알아두어도 좋은 내용이라고 생각한다.

목차

CHAPTER 01 디지털 시스템 및 논리회로 소개
1.1 아날로그 신호와 디지털 신호 21
1.2 아날로그 시스템과 디지털 시스템 23
1.2.1 디지털 시스템의 장점 24
1.2.2 디지털 시스템을 이용한 아날로그 신호의 처리 25
1.3 디지털 논리 연산의 개념 26
1.3.1 스위치를 통한 논리 연산 개념 26
1.4 조합회로와 순차회로 28
1.5 디지털 집적회로 28
1.5.1 복잡도에 따른 집적회로의 분류 28
1.5.2 패키지에 따른 집적회로의 분류 29
■ 기출 및 기본 문제 32
■ 연습 문제 34

CHAPTER 02 수의 체계
2.1 진법과 진수 38
2.1.1 부호가 없는 임의의 수 N 의 r-진법에 따른 표현 39
2.1.2 10진수 정수 N 의 r 진수로의 변환 40
2.1.3 10진수 소수(小數) F 의 r진수로의 변환 42
2.2 2진수 체계 43
2.2.1 부호 없는 10진수 정수의 2진수 변환 44
2.2.2 부호 없는 10진수 소수의 2진수 변환 45
2.2.3 부호 없는 10진수 실수의 2진수 변환 47
2.3 16진수 체계 47
2.4 8진수 체계 50
2.5 진수 간의 변환 51
2.6 2진수의 산술연산 53
2.6.1 부호가 없는 2진수의 덧셈 54
2.6.2 부호가 없는 2진수의 뺄셈 54
2.6.3 부호가 없는 2진수의 곱셈 56
2.6.4 부호가 없는 2진수의 나눗셈 57
2.7 음수의 표현 58
2.7.1 부호화-크기 표현 59
2.7.2 보수의 의미 61
2.7.3 보수의 사용 목적 64
2.7.4 1의 보수 표현 65
2.7.5 2의 보수 표현 68
2.7.6 음수의 표현방법 비교 75
2.8 부동 소수점과 고정 소수점 78
2.8.1 실수의 2진수 고정 소수점 표현 79
2.8.2 실수의 2진수 부동 소수점 표현 82
■ 기출 및 기본 문제 87
■ 연습 문제 91

CHAPTER 03 디지털 코드
3.1 BCD(Binary Coded Decimal) 코드 96
3.2 가중치 코드들 100
3.3 그레이(Gray) 코드 101
3.3.1 그레이(Gray) 코드 활용 분야 102
3.3.2 반사 특성을 이용한 그레이 코드 표 만들기 105
3.3.3 2진 코드의 그레이(Gray) 코드 변환 107
3.3.4 그레이(Gray) 코드의 2진 코드 변환 109
3.4 오류 검출 코드들 110
3.4.1 패리티(Parity) 비트 111
3.4.2 해밍 코드(오류 검출 및 정정 코드) 113
3.5 표준화된 문자 코드 120
3.5.1 아스키코드(ASCII) 120
3.5.2 유니 코드 123
■ 기출 및 기본 문제 128
■ 연습 문제 131

CHAPTER 04 논리게이트
4.1 기본 논리게이트 134
4.1.1 AND 게이트 135
4.1.2 OR 게이트 137
4.1.3 NOT 게이트 139
4.2 범용 논리게이트 140
4.2.1 NAND 게이트 140
4.2.2 NOR 게이트 142
4.3 변형된 논리게이트 145
4.3.1 XOR 게이트 145
4.3.2 XNOR 게이트 147
4.4 논리게이트의 내부 구조 149
4.4.1 다이오드 150
4.4.2 다이오드를 이용한 논리게이트 구현 151
4.4.3 트랜지스터를 이용한 논리게이트 구현 155
4.4.4 DTL과 TTL 160
4.4.5 MOS 트랜지스터를 이용한 논리게이트 구현 164
4.4.6 상보성(Complementary) MOSFET(C-MOS 트랜지스터) 168
4.5 논리게이트의 전기적 특성 179
4.5.1 잡음 여유도(Noise Margin) 179
4.5.2 팬-인(Fan-In)과 팬-아웃(Fan-Out) 182
4.5.3 유입 전류(Sink Current)와 방출 전류(Source Current) 185
4.5.4 풀-업(Pull-Up)과 풀-다운(Pull-Down) 저항 187
4.6 트랜지스터 종류에 따른 논리게이트 특성 비교 189
■ 기출 및 기본 문제 190
■ 연습 문제 194

CHAPTER 05 부울 대수
5.1 부울 대수 체계 198
5.1.1 2진 부울 대수체계 199
5.1.2 부울 대수의 공리(Postulate) 199
5.1.3 부울 대수의 추가 정리들(Theorem) 202
5.1.4 부울 대수의 공리 및 정리 요약 208
5.2 논리회로와 부울 함수 208
5.2.1 논리회로의 부울 함수 표현 209
5.2.2 부울 함수의 논리회로 구현 211
5.3 부울 함수의 표현 방식 212
5.3.1 SOP(Sum of Product) 표현 방식 214
5.3.2 POS(Product of Sum) 표현 방식 220
5.3.3 SOP 표현과 POS(Product of Sum) 표현의 상호 관계 224
5.4 부울 함수의 간소화 225
■ 기출 및 기본 문제 228
■ 연습 문제 233

CHAPTER 06 부울 함수 간소화
6.1 카노맵을 활용한 SOP 표현의 부울 함수 간소화 238
6.1.1 2-변수 카노맵 239
6.1.2 카노맵을 이용한 3-변수 부울 함수 간소화 243
6.1.3 카노맵을 이용한 4-변수 부울 함수 간소화 249
6.1.4 카노맵을 이용한 5-변수 부울 함수 간소화 254
6.2 카노맵을 활용한 POS 표현의 부울 함수 간소화 257
6.2.1 POS 표현의 부울 함수 카노맵 작성 257
6.2.2 POS 표현의 부울 함수의 간소화 261
6.3 카노맵과 SOP/POS 표현의 변환 262
6.4 Don’t Care 조건을 가진 부울 함수의 간소화 265
6.5 부울 함수의 NAND 혹은 NOR 게이트만을 이용한 구현 268
6.5.1 SOP형 부울 함수의 NAND 게이트 구현 270
6.5.2 POS형 부울 함수의 NOR 게이트 구현 272
6.6 XOR/XNOR 함수와 카노맵 275
6.6.1 XOR 함수와 카노맵 277
6.6.2 XNOR 함수와 카노맵 280
■ 기출 및 기본 문제 283
■ 연습 문제 286

CHAPTER 07 조합 논리회로
7.1 조합 논리회로의 설계 291
7.2 가감산기(Adder/Subtractor) 294
7.2.1 반가산기(Half Adder) 294
7.2.2 전가산기(Full Adder) 295
7.2.3 2진 병렬 가산기(Parallel Adder) 297
7.2.4 2진 병렬 가감산기(Parallel Adder/Subtracter) 298
7.2.5 올림수 미리-보기 가산기(Carry Look-ahead Adder) 301
7.3 크기 비교기 305
7.3.1 단순 비교기(Simple Comparator) 305
7.3.2 크기 비교기(Comparator) 305
7.4 인코더/디코더(Encoder/Decoder) 310
7.4.1 디코더(Decoder) 311
7.4.2 인코더(Encoder) 322
7.5 멀티플렉서/디멀티플렉서(Multiplexer/Demultiplexer) 326
7.5.1 멀티플렉서 326
7.5.2 디멀티플렉서 334
■ 기출 및 기본 문제 336
■ 연습 문제 340

CHAPTER 08 순차 논리회로
8.1 래치(Latch) 347
8.1.1 자기 유지 회로(Self Hold circuit) 347
8.1.2 SR 래치(Set/Reset Latch) 348
8.1.3 NAND 게이트를 이용한 SR 래치 352
8.1.4 인에이블(Enable)이 추가된 SR 래치 354
8.1.5 D 래치 355
8.2 플립플롭(Flip-Flop) 357
8.2.1 플립플롭의 특성 358
8.2.2 펄스 전이(에지) 검출기를 이용한 SR 플립플롭 358
8.2.3 주종형(Master-Slave) SR 플립플롭 359
8.2.4 주종형(Master-Slave) D 플립플롭 363
8.2.5 JK 플립플롭 365
8.2.6 T 플립플롭 372
8.3 비동기 입력신호들 373
8.4 타이밍 특성 378
8.4.1 전파 지연시간(Propagation Delay Time, tp) 378
8.4.2 설정 시간(Setup Time, tsu) 380
8.4.3 유지 시간(Hold Time, th) 381
8.4.4 플립플롭 타이밍과 플립플롭 동작 속도 382
8.5 순차회로의 분석 383
8.5.1 순차회로의 분석과정 384
8.5.2 JK 플립플롭이 포함된 순차회로의 분석 384
8.6 순차회로의 설계 395
8.6.1 D 플립플롭을 이용한 순차회로 설계 396
8.6.2 JK 플립플롭을 이용한 순차회로 설계 399
8.6.3 T 플립플롭을 이용한 순차회로 설계 402
8.6.4 밀리 모델을 이용한 시퀀스 검출기 설계 404
■ 기출 및 기본 문제 408
■ 연습 문제 413

CHAPTER 09 카운터와 레지스터
9.1 카운터 개요 및 활용 예 420
9.1.1 카운터의 분류 423
9.2 비동기식 카운터(Asynchronous Counter) 423
9.2.1 하강 에지 2-비트 (업) 카운터 425
9.2.2 하강 에지 2-비트 다운 카운터 426
9.2.3 상승 에지 2-비트 카운터 428
9.2.4 상승 에지 2-비트 다운 카운터 429
9.2.5 T, D 플립플롭을 이용한 리플 카운터 431
9.2.6 리플 카운터의 비트 확장 432
9.2.7 MOD-N 리플 카운터 433
9.2.8 BCD(MOD-10) 리플 카운터 435
9.2.9 리플 카운터의 스파이크 발생 437
9.2.10 리플 카운터의 통과 지연시간 439
9.2.11 비동기식 리플 카운터의 한계 439
9.3 동기식 카운터(Synchronous Counter) 440
9.3.1 동기식 카운터의 설계 과정 440
9.3.2 동기식 3-비트 카운터 441
9.3.3 동기식 4-비트 카운터 및 n-비트 카운터로의 확장 446
9.3.4 동기식 카운터의 통과 지연시간 448
9.3.5 동기식 3-비트 다운 카운터 448
9.3.6 동기식 3-비트 업/다운 카운터 451
9.3.7 동기식 MOD-N 카운터 453
9.4 레지스터 개요 459
9.5 병렬 레지스터 459
9.5.1 4-비트 병렬 레지스터 460
9.5.2 적재(Load) 기능이 있는 4-비트 병렬 레지스터 462
9.6 시프트 레지스터 465
9.6.1 SISO 레지스터(Serial In Serial Out Register) 466
9.6.2 SIPO 레지스터(Serial In Parallel Out Register) 472
9.6.3 PISO 레지스터(Parallel In Serial Out Register) 474
9.6.4 PIPO 레지스터(Parallel In Parallel Out Register) 476
9.6.5 범용 시프트 레지스터(Universal Shift Register) 478
9.7 시프트 레지스터 응용 480
9.7.1 직렬 통신 480
9.7.2 시퀀스 검출 481
9.7.3 링 카운터 482
9.7.4 트위스트 링 카운터(존슨 카운터) 484
9.7.5 의사 랜덤 이진 시퀀스(Pseudo Random Binary Sequence) 발생기 486
9.7.6 시프트 레지스터를 이용한 산술 연산 489
9.7.7 직렬 가산기 491
■ 기출 및 기본 문제 494
■ 연습 문제 497

CHAPTER 10 메모리와 프로그래머블 논리 장치
10.1 메모리 개요 500
10.2 RAM(Random Access Memory) 503
10.2.1 SRAM 503
10.2.2 DRAM 506
10.2.3 SRAM과 DRAM 비교 511
10.3 ROM(Read Only Memory) 511
10.3.1 ROM의 종류 513
10.4 플래시 메모리 518
10.4.1 NAND 타입과 NOR 타입 플래시 메모리 518
10.4.2 SLC, MLC, TLC의 동작 원리 523
10.4.3 플래시 메모리의 한계 526
10.5 메모리 확장 526
10.5.1 메모리 워드 확장 526
10.5.2 메모리 용량 확장 528
10.6 프로그래머블 논리 장치(PLD: Programmable Logic Devices) 529
10.6.1 PLD의 구분 531
10.6.2 PLD 회로의 간단한 표현 532
10.6.3 PROM을 이용한 회로 구현 534
10.6.4 PAL을 이용한 회로 구현 537
10.6.5 PLA를 이용한 회로 구현 539
10.7 CPLD(Complex Programmable Logic Devices) 540
10.8 FPGA(Field Programmable Gate Array) 542
10.9 맺음말 543
■ 기출 및 기본 문제 544
■ 연습 문제 546
● 찾아보기 548

부록(홈페이지 제공)
부록 A Logisim_evolution을 이용한 논리회로 실습
A.1 Logisim-Evolution 개요
A.2 Logisim-Evolution 설치
A.3 Logisim-Evolution 사용 방법
A.4 Losigim-evolution을 이용한 논리게이트 구조 이해 및 논리회로 간소화
A.5 Logisim-evolution을 이용한 조합회로 구현 및 테스트
A.6 Logisim-evolution을 이용한 순차회로 구현 및 테스트
A.7 메모리
A.8 Logisim-evolution을 이용한 간단한 8-비트 컴퓨터 구현 및 테스트

부록 B 반도체와 트랜지스터
B.1 논리게이트의 내부회로
B.2 도체와 부도체의 특성
B.3 반도체 특성 (진성, 불순물)
B.4 PN 접합과 다이오드
B.5 쌍극 접합형 트랜지스터(BJT: Bipolar Junction Transistor)

교환 및 환불안내

도서교환 및 환불
  • ㆍ배송기간은 평일 기준 1~3일 정도 소요됩니다.(스프링 분철은 1일 정도 시간이 더 소요됩니다.)
  • ㆍ상품불량 및 오배송등의 이유로 반품하실 경우, 반품배송비는 무료입니다.
  • ㆍ고객님의 변심에 의한 반품,환불,교환시 택배비는 본인 부담입니다.
  • ㆍ상담원과의 상담없이 교환 및 반품으로 반송된 물품은 책임지지 않습니다.
  • ㆍ이미 발송된 상품의 취소 및 반품, 교환요청시 배송비가 발생할 수 있습니다.
  • ㆍ반품신청시 반송된 상품의 수령후 환불처리됩니다.(카드사 사정에 따라 카드취소는 시일이 3~5일이 소요될 수 있습니다.)
  • ㆍ주문하신 상품의 반품,교환은 상품수령일로 부터 7일이내에 신청하실 수 있습니다.
  • ㆍ상품이 훼손된 경우 반품 및 교환,환불이 불가능합니다.
  • ㆍ반품/교환시 고객님 귀책사유로 인해 수거가 지연될 경우에는 반품이 제한될 수 있습니다.
  • ㆍ스프링제본 상품은 교환 및 환불이 불가능 합니다.
  • ㆍ군부대(사서함) 및 해외배송은 불가능합니다.
  • ㆍ오후 3시 이후 상담원과 통화되지 않은 취소건에 대해서는 고객 반품비용이 발생할 수 있습니다.
반품안내
  • 마이페이지 > 나의상담 > 1 : 1 문의하기 게시판 또는 고객센터 1800-7327
교환/반품주소
  • 경기도 파주시 문발로 211 1층 / (주)북채널 / 전화 : 1800-7327
  • 택배안내 : CJ대한통운(1588-1255)
  • 고객님 변심으로 인한 교환 또는 반품시 왕복 배송비 5,000원을 부담하셔야 하며, 제품 불량 또는 오 배송시에는 전액을 당사에서부담 합니다.