장바구니 담기 close

장바구니에 상품을 담았습니다.

장바구니로 계속쇼핑하기
SystemVerilog HDL Programming
미리보기

SystemVerilog HDL Programming

  • 하판봉
  • |
  • GS인터비전
  • |
  • 2021-03-15 출간
  • |
  • 334페이지
  • |
  • 190 X 240 mm
  • |
  • ISBN 9791155763612
판매가

25,000원

즉시할인가

24,750 원

배송비

2,500원

(제주/도서산간 배송 추가비용:3,000원)

추가상품
상품선택
독서대 7,900원 독서대 선택안함 0원
수량
+ -
총주문금액
24,750원
장바구니 구매하기

※ 스프링제본 상품은 반품/교환/환불이 불가능하므로 신중하게 선택하여 주시기 바랍니다.

북스크린영상으로 만나보는 한 권의 책 이야기

목차


CHAPTER 1. FPGA와 Verilog 언어는 무엇인가?
1.1 FPGA란 무엇인가?
1.2 하드 IP와 집적된 CPU
1.3 FPGA 설계 과정
1.4 Verilog의 역사
1.5 Verilog 언어의 특징
1.6 Verilog를 이용한 설계 과정

CHAPTER 2. 처음으로 Verilog HDL 코드 만들기
2.1 툴 다운로드하기
2.2 Hello world 코드 만들기
2.3 ISE 툴을 사용하여 코드 만들기
2.4 Cloud에서 실행하기

CHAPTER 3. Verilog 문법(Syntax)과 의미(Semantic)
3.1 여백(White Space)
3.2 식별자(Identifier)
3.3 Verilog에서 수 표현하기
3.4 자료형(Data Type)
3.5 문자열(String)
3.6 상수(Constant) 선언하기
3.7 모듈(Module)
3.8 포트(Port)
3.9 모듈 가져오기(Instantiation)
3.10 테스트벤치(test bench)
3.11 구조적(Structural) 식별자

CHAPTER 4. Verilog 연산자(Operators)
4.1 비트에 관한 연산자(Bitwise Operator)
4.2 관계(Relational) 연산자
4.3 논리(Logical) 연산자
4.4 산술(Arithmetic) 연산자
4.5 축소(Reduction) 연산자
4.6 이동(Shift) 연산자
4.7 병합(Concatenation) 연산자
4.8 반복(Replication) 연산자
4.9 조건(Conditional) 연산자
4.10 연산자의 우선 순위(Priority)

CHAPTER 5. Verilog-2001 표준에서 새로운 것

CHAPTER 6. SystemVerilog 표준에서 새로운 것
6.1 정수 자료형
6.2 void와 null
6.3 압축 된 배열과 압축되지 않은 배열
6.4 배열 비트 선택 및 부분 선택 주소 지정
6.5 동적 배열, 연상 배열, 및 큐
6.6 구조체와 공용체
6.7 클래스(Class)
6.8 문자열(String)과 열거(Enumeration) 자료형
6.9 프로세스 간 통신
6.10 인터페이스(Interface)
6.11 fork~join 문
6.12 program
6.13 표명(Assertion), 가정(Assume), 및 커버(Cover)
6.14 무작위화(Randomization)

CHAPTER 7. 게이트 수준(Gate-level) 모델링
7.1 게이트 기본 요소(Primitive)
7.2 전송 게이트(Transmission Gate) 기본 요소(Primitive)
7.3 스위치(Switch) 기본 요소(Primitive)
7.4 신호 세기(Strength) 수준
7.5 게이트와 스위치 지연
7.6 게이트 수준 모델링 예

CHAPTER 8. 사용자 정의 기본 게이트(User-Defined Primitive : UDP)
8.1 UDP란 무엇인가?
8.2 UDP 포트의 규칙
8.3 UDP에서 사용하는 특수 기호
8.4 UDP 몸체(Body)
8.5 수준 반응 순차 논리 UDP
8.6 모서리 반응(Edge-Sensitive) 순차 논리 UDP

CHAPTER 9. Verilog 동작적(Behavioral) 모델링
9.1 Verilog HDL의 추상화(Abstraction) 수준
9.2 절차적(Procedural) 블록
9.3 순차적(Sequential) 블록과 병렬적(Parallel) 블록
9.4 방해(Blocking) 할당과 비방해(Non-blocking) 할당(assignment)
9.5 if-else 조건문
9.6 case 문
9.7 순환(Looping) 문
9.8 연속적 할당문(Continuous Assignment)
9.9 절차적 블록을 사용하여 순차 논리 구현하기
9.10 절차적 블록을 사용하여 조합 논리 구현하기

CHAPTER 10. 절차적 블록에서의 타이밍 제어
10.1 지연 제어
10.2 모서리 반응(Edge-Sensitive) 사건(Event) 제어
10.3 내부 할당(Intra Assignment) 타이밍 제어
10.4 0(Zero) 지연 제어
10.5 wait 문
10.6 사건(Event) 기반 타이밍 제어
10.7 경로 지연 모델링

CHAPTER 11. 태스크와 함수
11.1 태스크(Task)
11.2 함수

CHAPTER 12. 시스템 태스크와 함수

CHAPTER 13. 컴파일러 지시어(Directive)
13.1 `include 지시어
13.2 `define 지시어
13.3 `undef 지시어
13.4 `ifdef 지시어
13.5 `timescale 지시어
13.6 `resetall 지시어
13.7 `defaultnettype 지시어

CHAPTER 14. FSM(Finite State Machine) 모델링하기
14.1 FSM 모델링 구성요소

CHAPTER 15. 계수기 모델링 예

CHAPTER 16. RTL(Register Transfer Level) 모델링

CHAPTER 17. SystemVerilog로 테스트벤치 만들기

CHAPTER 18. UVM(Universal Verification Methodology) 테스트 벤치 만들기

찾아보기
추천포스트

교환 및 환불안내

도서교환 및 환불
  • ㆍ배송기간은 평일 기준 1~3일 정도 소요됩니다.(스프링 분철은 1일 정도 시간이 더 소요됩니다.)
  • ㆍ상품불량 및 오배송등의 이유로 반품하실 경우, 반품배송비는 무료입니다.
  • ㆍ고객님의 변심에 의한 반품,환불,교환시 택배비는 본인 부담입니다.
  • ㆍ상담원과의 상담없이 교환 및 반품으로 반송된 물품은 책임지지 않습니다.
  • ㆍ이미 발송된 상품의 취소 및 반품, 교환요청시 배송비가 발생할 수 있습니다.
  • ㆍ반품신청시 반송된 상품의 수령후 환불처리됩니다.(카드사 사정에 따라 카드취소는 시일이 3~5일이 소요될 수 있습니다.)
  • ㆍ주문하신 상품의 반품,교환은 상품수령일로 부터 7일이내에 신청하실 수 있습니다.
  • ㆍ상품이 훼손된 경우 반품 및 교환,환불이 불가능합니다.
  • ㆍ반품/교환시 고객님 귀책사유로 인해 수거가 지연될 경우에는 반품이 제한될 수 있습니다.
  • ㆍ스프링제본 상품은 교환 및 환불이 불가능 합니다.
  • ㆍ군부대(사서함) 및 해외배송은 불가능합니다.
  • ㆍ오후 3시 이후 상담원과 통화되지 않은 취소건에 대해서는 고객 반품비용이 발생할 수 있습니다.
반품안내
  • 마이페이지 > 나의상담 > 1 : 1 문의하기 게시판 또는 고객센터 1800-7327
교환/반품주소
  • 경기도 파주시 문발로 211 1층 / (주)북채널 / 전화 : 1800-7327
  • 택배안내 : CJ대한통운(1588-1255)
  • 고객님 변심으로 인한 교환 또는 반품시 왕복 배송비 5,000원을 부담하셔야 하며, 제품 불량 또는 오 배송시에는 전액을 당사에서부담 합니다.